LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
--USE ieee.std_logic_arith.ALL;
USE ieee.std_logic_unsigned.ALL;

ENTITY addern IS  --待例化元件addern，由设计实体Generic_Statement_02所调用
 
 PORT( a,b: IN  std_logic_vector; --注意矢量没有给出下标范围
   result: OUT std_logic_vector);
END;

ARCHITECTURE one OF addern IS
 BEGIN
  result <= a+b;
END;

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。