LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;

ENTITY DFF2 IS
  PORT ( CLK :  IN STD_LOGIC ;
            D :  IN STD_LOGIC ;
            Q :  OUT STD_LOGIC );
END ;

ARCHITECTURE bhv OF DFF2 IS
BEGIN
PROCESS
  BEGIN
    wait until CLK = '1'   ;     --利用wait语句
     Q <= D ;
END PROCESS;
END bhv;

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。